PCB内部的电磁干扰EMI串扰及其补救措施
1、PCB印刷线和参考地之间的耦合
由于EMC主要讨论高频共模信号，因此PCB内外都无法避免分配参数。PCB和参考地之间发生电容耦合，其分布电容由极小空间内的极板电容和自然电容组成。板电容与PCB的大小成正比，与PCB和地之间的距离间接成比例。小空间内的自然电容与PCB内印刷线的等效直径成正比。
因此，无论PCB放置在何处，即使在远离地面的无限远处，内部印刷线与地之间也始终存在分布电容，在PCB中，相对集成的GND平面到参考接地板的分布电容约为10pF，内部印刷线到参考接地板的分布电容大约在0.001pF到0.1pF或更低的范围内。PCB中心印刷线的分布电容远低于PCB边缘印刷线的分布电容。
2、耦合在PCB内部
a、PCB内耦合理论及其对信号的影响,PCB内部的耦合由电容耦合和电感耦合组成，其理论如图5所示。
印刷线之间的电容串扰和感应串扰
在该图中，AB和CD都是平行印刷线，两条线之间具有小的空间，Z 0表示信号线1的载波，而Z 1和Z 2分别表示信号线2的载波。在图5a中，当印刷线AB上的信号峰值电压为u时，信号上升时间为Δt，角度为频率为ω，Z的电压2将为u v = [Z 1 ž 2 /（Z 1 + Z 2）]Cδ ü /Δ 吨。虽然c具有非常低的值，但Δ的值ü / d 牛逼可以非常高，无法避免自己的产品。
在图5b中，当AB上信号的峰值电流为I c时，信号上升时间为Δt，角频率为ω，两条印刷线之间的互感m将通过CD，其中感应电压为u v = m ωi的ç，虽然m的值很小，但信号频率可能会增加。因此，他们的产品是无法避免的。
结果，电容耦合和电感耦合都与两条印刷线的分布参数c或m有关，在PCB布局期间，可以通过增加平行线之间的距离来减小c和m的值。在实际电路中，电容耦合占据了大部分数字电路和PCB平面如果不平滑或存在开槽或裂缝，感应串扰将比电容串扰产生更大的影响。然而，当PCB的面积有限时，不能仅通过扩大平行线之间的距离来处理串扰。为了保持两条相邻平行线之间的小分布参数，应在投影区域中布置集成平面设计，并且好在顶部和底部具有接地层。
b、屏蔽地线减少电磁干扰EMI串扰的影响
串扰程度由许多元素决定，如信号频率，信号上升沿时间，信号线之间的距离，驱动端口和接收端口的电特征以及PCB层数，通过在印刷线下设置集成接地层可以减少串扰，并且可以在信号之间添加屏蔽接地线。
在PCB布局过程中，两个方面可以有利于阻止串扰，首先，应停止敏感的内部电路和外部电路。其次，应停止内部电路或噪声电路与其他信号之间的串扰。在实际PCB布局中，应在PCB的同一层或不同层之间进行详细测试，以检测是否存在串扰风险。
在PCB布局过程中，一些具有相同属性的信号线应遵循相同时间和相同方向的密度路由，如果PCB空间的限制导致滤波器组件不能放置在同一条线上，则往往会引起信号之间的串扰。这种情况如下面的图6所示。
滤波电容对信号线间串扰的影响
C、屏蔽地线对边缘效应的影响
当具有高d u / d t，d i / d t的高灵敏度信号线或信号线沿着PCB边缘布置时，它们将比布置在PCB中心的那些具有更大的EMC风险。边缘信号线更容易通过较大的寄生电容接收高频干扰或外部辐射。
在PCB面积的限制下，根据设计文件中的20H原理布置PCB非常困难。“分组”可用于减少干扰和外部辐射。分组线不需要满足特定要求，例如厚度和形状。通常当信号线太靠近PCB边缘到铜板时，可以添加7到10密耳范围内的地线作为屏蔽。
d、数字和模拟电路之间的相互干扰
当PCB保持高速数字电路和低电平模拟信号时，通常在PCB布局不良的情况下通过数字噪声产生串行的串扰，数字和模拟电路之间的相互干扰是由以下原因引起的。首先，串扰噪声是由寄生电容和寄生电感引起的，其次，功率纹波和数字芯片功率的不良去耦将导致功率噪声。第三，接地阻抗和系统接地引起噪声。噪声问题应按电源，信号和接地顺序处理。
以上是贝斯通总结关于PCB电磁兼容设计的一点经验建议，贝斯通检测是一家主要从事电磁兼容EMC测试的第三方检测公司，有相关产品做EMC认证可咨询工程师！
认证电话：我们
阅读本文的人还阅读了：
1、EMC设计时如何避免电磁干扰EMI
2、良好的电磁兼容设计规则是EMC测试成功的关键
